- 10月 11 週一 202102:01
數位邏輯設計Lab2_chellenge
- 10月 10 週日 202117:38
數位系統設計:lab1_challenge
- 10月 08 週五 202100:42
數位系統設計:Lab2_basic
- 10月 07 週四 202123:55
數位系統設計:Lab1_basic
- 5月 19 週三 202113:45
實作Verilog--暫存器
暫存器–ㄧ群正反器
- 5月 19 週三 202113:20
實作Verilog--使用 T 型正反器之合成法
3位元的二進位計數器- 5月 19 週三 202104:09
實作Verilog--莫爾模型
莫爾模型輸出值則僅是目前狀態的函數 , 因為正反器的輸出與時脈同步)
- 5月 19 週三 202103:47
實作Verilog--密利模型
狀態圖- 5月 18 週二 202111:35
實作Verilog--T型正反器
T型正反器–D = T⊕Q = TQ'+T'Q
- 5月 18 週二 202111:15
實作Verilog--JK正反器
JK正反器



